32 разрядный процессор

Содержание

Разрядность процессора – что это?(32/64)
Cудьба 32 битного Linux
9 Вопрос 32-битовые процессоры, история, назначение, примеры
10 Вопрос 64-битовые процессоры, история, назначение, примеры
КАК ОПРЕДЕЛИТЬ РАЗРЯДНОСТЬ ПРОЦЕССОРА
Архитектура 32-битных микропроцессоров семейства Intel ia-32. Часть 1
Структура микропроцессоров ia-32
- Похожие статьи

32 разрядный процессор разрядного расширения

В компьютерной архитектуре — 32-разрядные целые, адреса памяти либо другие типы данных размером 32 бита (4 октета). 32-битные ЦПУ и АЛУ — архитектуры, основанные на регистрах и шинах данного размера. Спектр целых значений, которые могут быть сохранены в 32 бит: от 0 до 4294967295. Таким макаром, микропроцессор с 32-битной адресацией памяти может впрямую обращаться 4 Гб памяти. Разрядность наружных шин адреса и данных обычно больше 32 бит, но снутри 32-битного микропроцессора адреса и данные 32-разрядные. К примеру, 32-битный Pentium Pro имел 36-разрядую внешнюю шину адреса и 64-разрядную шину данных.

Известные 32-битные архитектуры для систем общего предназначения: IBM System/360, DEC VAX, NS320xx (англ.), Motorola 68k, Intel IA-32 32-битная версия x86, также 32-битные версии ARM, SPARC, MIPS, PowerPC и PA-RISC. 32-битные архитектуры, применяемые во встраиваемых системах: 68k, ColdFire (англ.), x86, ARM, MIPS, PowerPC и Infineon TriCore (англ.). В компьютерной графике 32-битными именуют True Color изображения с 8-битным альфа-каналом. Также есть системы, в каких на представление цвета выделяется 32 бит на канал. Таковой широкий спектр употребляется для представления величин, ярче белоснежного — для того, чтоб более точно передать калоритные блики при малой экспозиции (или в случае использования темного фильтра). Говоря о 32-битном формате бинарного файла, предполагают, что размер простого кусочка его содержимого равен 32 битам (либо 4 б).

Примером такового формата является Enhanced Metafile Format.

Разрядность процессора – что это?(32/64)

О дин из характеристик, который имеет принципиальное значение для производительности микропроцессора – это его разрядность. Разрядность микропроцессора гласит о том, какое количество бит инфы он воспримет и обработает через свои регистры за один такт.

В 2002 году произошёл скачок в эволюционном развитии разрядности микропроцессоров. Компания «AMD» выпустила на рынок микропроцессоры с расширенной 64-битной «IA32 — AMD64» архитектурой заместо стандартной 32-битной.

Компания «Intel не принудила себя длительно ждать», и на рынок была выпущена их новенькая разработка 64-битного микропроцессора с обозначением – «EM64T».

Естественно, числа поменялись, но сущность сохранилась, другими словами главные внутренние регистры микропроцессора просто прирастили свою разрядность в 2 раза – было 32 бита, стало 64.

На сегодня все выпускаемые микропроцессоры имеют 64-битную разрядность, но на их также можно запускать 32-разрядные программные продукты. Такая возможность сохранилась по той причине, что 64-разр. изготовлена как расширение и потому допускает пуск 32-разр. приложений.

32 и 64 -разрядные микропроцессоры имеют разную маркировку. У 32-р. маркировка «х86», где «86» значит поколение микропроцессора. 64-разр. маркируются знаками «х64, EM64T, AMD64».

Чтоб вы имели возможность использовать 64-разр. микропроцессор во всю силу для вас нужно установить на компьютер 64-битную ОС, которая обозначается теми же знаками «х64».

Cудьба 32 битного Linux

Что в конечном итоге дает разрядность для обыденного юзера ПК 32 либо 64 . Если не лезть в дебри, то на компьютере, построенном на 32-р. x86 микропроцессоре и на этом компьютере установлена 32-битная операционная система то объем доступной оперативки будет ограничен 4 Гб. Ну а в 64-битной операционной системе установленной на 64-р. микропроцессор – объем поддерживаемой оперативки специально логически ограничен до 16 Тб.

В целом для обыденного рядового юзера, внедрение 64-битной операционной системы на ПК дает возможность использовать более 4 Гб оперативки.

Вы сможете выяснить всю информацию о своём микропроцессоре при помощи программных утилит. К ним относится, к примеру «CPU-Z», которая анализирует архитектуру компьютера и выдаёт все данные о его главных компонентах.

9 Вопрос 32-битовые процессоры, история, назначение, примеры

В компьютерной архитектуре — 32-разрядные целые, адреса памяти либо другие типы данных размером 32 бита (4 октета). 32-битные ЦПУ и АЛУ — архитектуры, основанные на регистрах и шинах данного размера. Спектр целых значений, которые могут быть сохранены в 32 бит: от 0 до 4294967295. Таким макаром, микропроцессор с 32-битной адресацией памяти может впрямую обращаться 4 Гб памяти. Разрядность наружных шин адреса и данных обычно больше 32 бит, но снутри 32-битного микропроцессора адреса и данные 32-разрядные. К примеру, 32-битный Pentium Pro имел 36-разрядую внешнюю шину адреса и 64-разрядную шину данных.

Известные 32-битные архитектуры для систем общего предназначения: IBM System/360, DEC VAX, NS320xx (англ.), Motorola 68k, Intel IA-32 32-битная версия x86, также 32-битные версии ARM, SPARC, MIPS, PowerPC и PA-RISC. 32-битные архитектуры, применяемые во встраиваемых системах: 68k, ColdFire (англ.), x86, ARM, MIPS, PowerPC и Infineon TriCore (англ.). В компьютерной графике 32-битными именуют True Color изображения с 8-битным альфа-каналом. Также существуют системы, в каких на представление цвета выделяется 32 бит на канал.

Такой широкий диапазон используется для представления величин, ярче белого — для того, чтобы более точно передать яркие блики при малой экспозиции (либо в случае использования темного фильтра). Говоря о 32-битном формате бинарного файла, подразумевают, что размер элементарного куска его содержимого равен 32 битам (или 4 байтам). Примером такого формата является Enhanced Metafile Format.

10 Вопрос 64-битовые процессоры, история, назначение, примеры

64 бит (англ. 64-bit) в информатике и компьютерной технике используется для обозначения структур и типов данных, размер которых в памяти компьютеров составляет 64 бита, что равно 8 байтам. Архитектуры компьютеров, которые широко используют регистры, адресные шины или шины данных, разрядности 64 бита, называются 64-битными архитектурами (или 64-разрядными архитектурами). 64-битные архитектуры использовались в суперкомпьютерах с 1970х годов (Cray-1, 1975), а в рабочих станциях и серверах с процессорами семейства RISC с 1990х годов. С 2003 года широко используются в компьютерах (x86-64 и PowerPC 64). 64-битный регистр способен хранить внутри себя одно из 264 = 18 446 744 073 709 551 616 значений. Процессор с 64-битной адресацией памяти может напрямую обращаться к 16 ЭБ памяти.

КАК ОПРЕДЕЛИТЬ РАЗРЯДНОСТЬ ПРОЦЕССОРА

История 64-битных процессоров 1961 (IBM создает суперкомпьютер IBM 7030 Stretch, использующий 64-битные данные и 32- и 64-битные машинные коды), 1974 (Control Data Corporation представляет векторный суперкомпьютер CDC Star-100, имеющий 64-разрядные инструкции (предыдущие системы CDC использовали 60 бит для хранения инструкций). 1976 (Cray Research создает суперкомпьютер Cray-1, использующий 64-битные машинные коды). 1983 (Elxsi выпустила параллельный минисуперкомпьютер Elxsi 6400, имеющий 64-битные регистры данных и 32-битную систему адресации). 1989 (Intel выпустила RISC процессор Intel i860. Хотя в рекламных материалах он назывался «64-битным микропроцессором», у него была 32-разрядная архитектура, дополненная блоком «3D Graphics Unit» с 64-битными операциями над целыми числами). 1991 (MIPS выпустила первый 64-разрядный микропроцессор R4000, с системой команд MIPS III.[2] Процессор использовался в графических станциях SGI начиная с IRIS Crimson. В Kendall Square Research создают суперкомпьютер KSR1 на базе 64-разрядных процессоров.

Использовалась операционная система OSF/1). 1992 (Digital Equipment Corporation (DEC) начал выпуск 64-разрядных процессоров Alpha, развившихся из проекта PRISM). 1994 (Intel объявляет о планах по созданию совместно с Hewlett-Packard 64-разрядной архитектуры IA-64 для замены IA-32 и PA-RISC. Датой выхода обозначен 1998—1999 года).

1995 (Sun начинает выпуск 64-разрядных процессоров SPARC под брендом UltraSPARC. Новая архитектура получает название SPARC v9.[4]. IBM выпускает процессоры A10 и A30, являющиеся 64-разрядными PowerPC.[5] IBM выпускает новые версии серверов AS/400 с 64-битными процессорами). 1996 (Nintendo представила игровую консоль Nintendo 64, построенную на базе дешевой версии процессора MIPS R4000. HP выпускает 64-разрядную версию архитектуры PA-RISC, процессор PA-8000).

1997 (IBM выпустила линейку RS64 64-разрядных процессоров PowerPC/PowerPC AS). 1998 (IBM выпустила процессор POWER3, являющийся полностью 64-разрядным процессором архитектуры PowerPC/POWER). 1999 (Intel публикует описание набора инструкций архитектуры IA-64. AMD раскрывает описание 64-разрядного расширения архитектуры IA-32, названного x86-64 (позже переименованного в AMD64). 2000 (IBM выпустила первый 64-разрядный мейнфрейм с архитектурой z/Architecture: zSeries z900. z/Architecture является 64-разрядным развитием 32-разрядной архитектуры ESA/390, наследника архитектуры System/360). 2001 (Intel начинает поставки процессоров IA-64 после нескольких задержек. Процессоры выпускаются под брендом Itanium и предназначаются для high-end серверов.

Продажи не достигают прогнозируемых объемов). 2003 (AMD представила процессоры Opteron и Athlon 64 с архитектурой AMD64. Apple выпустила 64-разрядный компьютер «G5» с процессором PowerPC 970 (IBM). Intel заявила, что не собирается выпускать иных 64-разрядных процессоров кроме Itanium). 2004 (Реагируя на рыночный успех AMD64, Intel заявляет о разработке совместимого расширения IA-32e (позже переименованного в EM64T, а затем в Intel 64). Intel начинает поставку обновленных Xeon и Pentium 4 с поддержкой новых 64-разрядных инструкций.

VIA Technologies объявила о разработке 64-разрядного процессора Isaiah). 2006 (Альянс Sony, IBM и Toshiba начал производство 64-разрядного микропроцессора Cell для PlayStation 3, серверов и других применений). 2013 (Компания Apple выпускает первый в мире смартфон, работающий на 64-битной архитектуре iPhone 5S). На 2011 год можно назвать следующие популярные 64-битные архитектуры: Архитектуру EM64T (Intel 64) имеют процессоры Celeron (на базе ядер Core2 и новее), Pentium 4 (только Cedar Mill и поздние Prescott), Pentium D, Xeon (на базе 64-битных ядер), Core 2, Core i3, Core i5, Core i7 и некоторые Atom 64-битные расширения VIA Technologies реализованы в VIA Nano 64-битная версия архитектуры Power: IBM POWER6, POWER7 и поболее новые IBM PowerPC 970 Обработка изображений В обработке цифровых изображений под 64-битным форматом обычно подразумевают 48-битные цветные изображения (Deep Color) дополненные 16 битным альфа-каналом.

Архитектура 32-битных микропроцессоров семейства Intel ia-32. Часть 1

Аннотация: В данной части лекции рассматривается базовая структура микропроцессоров IA-32: программная модель, основные регистры и формат команд. Цель: познакомить учащихся с программной моделью IA-32, сформировать знания о некоторых архитектурных особенностях микропроцессоров IA-32. Ключевики: IA-32,драйвер,мультиплексор,интерфейс,цикла,режим пакетирования,адрес,конвейеризация,функция,FIFO,First,очередь,операции,производительность,суперскалярность,pentium pro,сложение,вычисление,регистр,интеграция,point,вещественная арифметика,MMX,FPU,SIMD,инструкция,XMM,SSE,устройство управления памятью,кэш,память,компонент,страничное преобразование,физический адрес,трансляция,информация,пространство,рестарт,кэш данных,программная модель,указатель команд,регистр управления,бит,битовые поля,ESI,EDI,ebps,ESP,доступ,SI,SP,AH,указатель,значение,предел,сегментный регистр,дескрипторная таблица,логический адрес,EIP,FAR,far call,int,IRET,стек,байт,программа,время выполнения команды,MOV,немаскируемое прерывание,сегменты,call,RET,слово,флаг состояния,регистр флагов,защищенный режим,LDT,IDT,LTR,SIB,префикс,mod,режим адресации,дополнительный код,способ адресации,операнд,исключение,порт ввода-вывода,архитектура,процессор,адресация,EA

Структура микропроцессоров ia-32

увеличить изображениеРис. 3.1. Структура микропроцессора Intel-386 Базовую структуру микропроцессоров (МП) IA-32 можно рассмотреть на примере Intel-386 (рис. 3.1). В структуре Intel-386 можно выделить шесть основных блоков, работающих параллельно: блок интерфейса с магистралью, блок предварительной выборки команд, блок декодирования команд, исполнительный блок, блок управления сегментами и блок страничной трансляции. Блок интерфейса смагистралью содержит драйвер адреса, схемы управления размером адреса и конвейером, мультиплексор, приемопередатчики и др.

Этот блок обеспечивает интерфейс между МП и его окружением. Он принимает внутренние запросы для выборки команд от блока предварительной выборки команд и для обмена данными с исполнительным блоком и устанавливает приоритет этих запросов. Одновременно он генерирует или обрабатывает сигналы для исполнения текущего цикла магистрали. К ним относятся сигналы адреса, данных и управления для обращения к внешней памяти и устройствам ввода-вывода. С помощью схемы арбитра запросов блок управляет интерфейсом с внешними задатчиками магистрали и сопроцессорами.

В МП Intel-486 (рис. 3.2) этот блок был дополнен схемой управления паритетом (выравниванием) и схемой управления пакетами. На основе последней был реализован специальный режим работы магистрали — режим пакетирования. В этом режиме при передаче 4 слов на магистрали выставляется только адрес первого, что позволяет существенно сократить время обмена данными с оперативной памятью или внешним кэшем.

увеличить изображениеРис. 3.2. Структура микропроцессора Intel-486

Таблица 3.1. Порядок передачи 4 слов (64 бита) на системной магистрали
Такт	КонвейеризацияIntel-286	Режим пакетированияIntel-486
1	Адрес 1 слова	Адрес 1 слова
2	Передача 1 слова	—
3	Адрес 2 слова	Передача 1 слова
4	Передача 1 слова	Передача 2 слова
5	Адрес 3 слова	Передача 3 слова
6	Передача 1 слова	Передача 4 слова
7	Адрес 4 слова
8	Передача 1 слова

Для того чтобы заранее получать команды или данные перед их фактическим использованием, существует функция опережающего просмотра программы, которую в Intel-386 выполняет блок предвыборки команд. Когда блок интерфейса с магистралью не занимает цикла магистрали для исполнения команды, блок предвыборки команд использует его для последовательной выборки из памяти байтов команд. Эти команды хранятся в 16-байтовой очереди команд в ожидании обработки блоком декодирования команд. Блок декодирования командпреобразует байты команды из этой очереди в микрокод.

Декодированные команды в ожидании обработки исполнительным блоком хранятся в очереди команд, работающей по принципу FIFO (First In First Out). В Intel-386 эта очередь имеет размер 3 команды, а в Intel-486 — уже 5 команд, что позволяет этому МП при некоторых условиях выполнять по одной команде за цикл. Непосредственные данные и относительные адреса в коде операции также берутся из очереди команд. Исполнительный блоквыполняет команды из очереди команд и взаимодействует со всеми другими блоками, нужными для завершения выполнения команды. Для ускорения выполнения команд с обращением к памяти исполнительный блок приступает к их исполнению до завершения выполнения предыдущей команды. Потому что команды с обращением к памяти встречаются очень часто, то благодаря такому перекрытию по времени производительность повышается. В МП Pentium исполнительный блок реализован в виде двух параллельных конвейеров (u и v), что позволяет ему выполнять до двух команд за такт.

Это архитектурное решение названо суперскалярностью. Оно получило дальнейшее развитие в МП подсемейства P6 (Pentium Pro, Pentium II, Pentium III), где исполнительный блок представлен уже тремя конвейерами. Особенностью конвейеров P6 является динамическое выполнение (предсказание ветвлений, спекулятивное выполнение, изменение последовательности команд). В исполнительный блок встроены регистры общего назначения (РОН),которые используются для таких операций, как двоичное сложение или вычисление и модификация адресов.

Исполнительный блок содержитвосемь 32-разрядныхРОНов, применяемых как для вычисления адресов, так и для операций с данными. Этот блок содержит также 64-разрядный регистр, необходимый для ускорения операций сдвига, циклического сдвига, умножения и деления. Интеграция в МП i486DX блока вычислений с плавающей точкой (FloatingPoint Unit) резко повысила производительность вещественной арифметики. В МП Pentium MMX был добавлен набор команд, позволяющий использовать регистры блока FPU для параллельной обработки пакета целочисленных данных: SIMD — «одна инструкция — несколько операндов». В МП Pentium III эта технология была расширена, за счет добавленияем блока XMM, позволяющего параллельно обрабатывать пакет вещественных данных: SSE — потоковое расширение SIMD. Блоки сегментации и страничнойтрансляции образуют устройство управления памятью. Блок сегментации преобразует логические адреса в линейные по запросу исполнительного блока.

Для ускорения этого преобразования текущие дескрипторы сегментов помещаются во встроенную кэш-память. Во время трансляции адресов блок управления сегментами проверяет, нет ли нарушения сегментации. Эти проверки выполняются отдельно от проверок нарушений статической сегментации, осуществляемых механизмом проверки защиты. Блок сегментации обеспечивает четыре уровня защиты (от 0 до 3) с целью изоляции и защиты друг от друга прикладных программ и операционной системы. Этот компонент также позволяет легко создавать перемещаемые программы и данные и обеспечивает их совместное использование. Полученный линейный адрес направляется в блок страничной трансляции.

Если механизм страничного преобразования включен, то для получения физических адресов по линейным используется блок страничной трансляции. Если же этот механизм выключен, то это означает, что, физический адрес совпадает с линейным, и трансляция не нужна. Для ускорения трансляции адресов в кэш-память дескрипторов страниц помещаются каталог недавно использованных страниц, также информация о входах в таблицу страниц в буфере трансляции адресов. Затем блок страничной трансляции пересылает физические адреса в блок интерфейса с магистралью для выполнения цикла обращения к памяти или устройствам ввода-вывода. МП Intel-386 использует 32-разрядные регистры и шины данных для поддержки адресов и типов данных такой же разрядности. Блок страничной трансляциипозволяет прозрачно управлять пространством физических адресов независимо от управления сегментами.

Каждый сегмент отображается в пространство линейных адресов, которое, в свою очередь, отображается в одну или несколько страниц объемом 4 Кб. Для реализации эффективной системы виртуальной памяти Intel-386 полностью поддерживает способность рестарта (повторного запуска) в случае отказа во всех страницах и сегментах. В МП 80486 был интегрирован кэш первого уровня размером 8 Кб. В МП Pentium размер кэша первого уровня удвоен: 8 Кб — кэш команд и 8 Кб — кэш данных. В МП Pentium Pro, кроме того, на кристалле интегрирован кэш второго уровня.

Лекция 3: Архитектура 32-битных микропроцессоров семейства Intel IA-32. Часть 1