Содержание
- Святой Грааль разгона памяти — как DDR5 в режиме Command Rate 1T «рвет в хламину» 2Т
- Начнем с синтетики в лице Aida64 и Intel MLC
- ACV
- FREQUENCY VS TIMINGS / ЧАСТОТА ИЛИ ТАЙМИНГИ / 3900 CL14 CR1 vs 4600 CL17 CR2
- Что такое тайминги?
- Как разгонять оперативную память на asus(гайд) на 1t, 1n, command rate(cr)1
- Разгон
6666 2T
Святой Грааль разгона памяти — как DDR5 в режиме Command Rate 1T «рвет в хламину» 2Т
В этой статье мы протестируем разгон в режиме CR 1T, о котором там много легенд и легенд, но так не достаточно достоверной инфы. Все у кого он есть говорят про большой прирост, но доказательств не дают.
25 января 2023, среда 16:40
garison87 [ ] для раздела Блоги
3070 Gigabyte Gaming за 50 тр с началом
Много 4080 от 100тр — цены в рублях не вырастают
3080 за 70 тр — цены опять пошли вниз
3060 дешевле 30тр стоимость — как при курсе 68
4070 Ti Gigabyte Gaming дешевле хоть какой другой
За пост начислено вознаграждение
Всем хорошего времени суток!
реклама
Многие направили внимание на несвойственное для меня заглавие статьи, не переживайте — это не повод «хайпануть» для просмотров, я не большая часть наших блогеров. Просто в дальнем октябре я планировал написать статью про режим Command Rate 1T и сопоставить его с 2T и одно из сообщений в теме разгона DDR5 меня в особенности позабавило:
советы
16 видов 4070 Ti в Ситилинке — от 80 тр
S23 Ultra — цены нехило пошли вниз
-7% на ASUS 3050 = 28 тр
13900K в Регарде по Старенькому курсу 62
Компы от 10 тр в Ситилинке
Ищем PHP-программиста для апгрейда конфы
3060 Ti Gigabyte за 40 тр в Регарде
13700K дешевле 40 тр в Регарде
Вакансия: Создатель новостей широкого профиля
3070 Gigabyte за 50 тр — нужно брать
15 видов 4090 в Ситилинке по норм ценам
13600K дешевле 30 тр в Регарде
Прости меня, камрад, ожидать пришлось мало подольше чем «скоро«, но точно меньше, чем мы ожидали статью второго фаворита в конкурсе на набор Adata DDR5 XPG Caster 6400.
реклама
var firedYa28 = false; window.addEventListener(‘load’, () => < if(navigator.userAgent.indexOf("Chrome-Lighthouse") < window.yaContextCb.push(()=>< Ya.Context.AdvManager.render(< renderTo: 'yandex_rtb_R-A-630193-28', blockId: 'R-A-630193-28' >) >) >, 3000); > > >);
К огорчению разгон в режиме CR 1Т недоступен для большинства, потому что для обычной частоты в данном режиме нужна лучшая материнская плата на 2 слота памяти. В эру DDR4 у меня была Maximus Gene и я протестировал работу памяти в режимах 1T и 2T в статье Возвращение ДжE-die
Но DDR5 это совсем другой тип памяти с кучей различий и мне с момента покупки новейшей платформы хотелось выяснить как ведет себя CR 1T на новеньком эталоне. К огорчению на момент покупки платформы не было способности выбирать материнские платы и память и брать пришлось то, что было в наличии в магазинах по адекватным ценам и моей первой платой на DDR5 стала MSI Z690 EDGE, которая не искусна в 1Т. Споры на форуме не стихали, ораторы у каких были Apex\Unify I\ Unify X ведали истории про большой прирост производительности в данном режиме, но никто не приводил никаких сравнений с 2Т при иных равных, как я и другие форумчане их не просили.
Когда чаша моего терпения была переполнена — я психанул и заказал Unify-X на смену собственной EDGE, чтоб разобраться в этом вопросе без помощи других.
Тестовый щит:
реклама
12700KF@4900 P-ядра 4600 Ring Е-ядра выключены
MSI Z690 Unify-X Bios A70
Adata XPG Caster 6400 из статьи
RTX 3070 MSI Trio X
реклама
WD SN850 1tb
Самсунг 980 Pro 2tb
Seasonic X760
Noctua D15
Не знаю, что курили инженеры MSI когда придумывали режимы Command Rate для собственных плат, но видимо логика была — Больше=Лучше, т к режимов там в 2 раза больше чем на обычных платах!
Есть режим Real 1N (типо самый крутой), 1N(3-ий), 2N(обыденный) и N1(2-ой по крутизне), я протестировал три режима из 4 ибо различий меж первым и третьим я особо не увидел, пусть сами инженегры MSI тестируют все свои режимы. Тестировал на частоте 6666 и для дополнительного сопоставления я добавил разгон до 6800, потому что многие на форуме заверяют, что переключение в 1Т = минимум 400 МГц по частоте в режиме 2Т, проверим на практике.
Начнем с синтетики в лице Aida64 и Intel MLC
Самый обычной режим — 2Т
Режим 1Т
Реальный (REAL) 1T
6800 2T
Для удобства вот графики (прирост выстроил не от нуля для наглядности):
После результатов синтетики влезли сомнения необходимости предстоящего тестирования, но долг перед обществом принудил протестировать в играх :
6666 2T
6666 1T
6666 Real 1T
6800 2T
6666 2T
6666 1T
6666 Real 1T
6800 2T
Вот это РАЗРЫВ!
Проверим еще одну игру на всякий, может будет рост по наименьшему FPS:
ACV
Величавая победа ОРДЫ CR 1T либо погрешность в кривой поделке Ubisoft — решать читателю.
Не знаю как Вы, но я не вижу никаких разрывов, никаких прорывов и все это даже без упора в видеоплату, в мистическом сценарии использования. Предельный оверклокинг памяти не имеет смысла для ежедневного использования, все режимы близки и нет никаких 1Т= +400МГц к частоте в режиме 2Т.
Может эту статью прочтет миллион человек и на гонорар создатель купит для себя RTX4090 для перетестирования)))
Либо ее прочтет представитель Adata и пришлет свежайший набор на Hynix A-Die, чтоб мы проверили есть ли смысл в частоте 7600+ , как раз есть один красивый вариант(я бы и сам купил, да в РФ таковой красы нет):
Всем больших частот, низких температур и напряжений!
Свои мысли о том как разгон в 1Т рвет 2Т можно высказать в комментах
За пост начислено вознаграждение
Подпишитесь на наш канал в Yandex.Дзен либо telegram-канал @overclockers_news — это комфортные способы следить за новыми материалами на сайте. С картинками, расширенными описаниями и без рекламы.
FREQUENCY VS TIMINGS / ЧАСТОТА ИЛИ ТАЙМИНГИ / 3900 CL14 CR1 vs 4600 CL17 CR2
Что такое тайминги?
Наиболее точное определение таймингов (в т.ч. подтаймингов) — вот то о чем пойдёт речь в статье. Большинство статей в сети обладают ошибками и неточностями. Есть очень достойные материалы – статья Enot "Немного о работе DDR SDRAM и параметре Tras". Единственный её минус – рассмотрены не все тайминги.
Для того чтобы начать изучение вопросов, посвящённых таймингам, следует узнать, как, собственно, работает оперативка. Ознакомиться с принципом я предлагаю в вышеупомянутой статье Enot. Выясним, что структура памяти напоминает таблицу, где сначала выбирают строку, а затем столбец; и что таблица эта разбита на банки, для памяти плотностью меньше 64Мбит (SDRAM) количеством 2 штуки, выше – 4 (ста.
3 марта 2007, суббота 17:52
Antinomy [ ] для раздела Блоги
3070 Gigabyte Gaming за 50 тр с началом
Много 4080 от 100тр — цены в рублях не растут
3080 за 70 тр — цены снова пошли вниз
3060 дешевле 30тр цена — как при курсе 68
4070 Ti Gigabyte Gaming дешевле любой другой
За пост начислено вознаграждение
Наиболее точное определение таймингов (в т.ч. подтаймингов) — вот то о чем пойдёт речь в статье. Большинство статей в сети обладают ошибками и неточностями. Есть очень достойные материалы – статья Enot «Немного о работе DDR SDRAM и параметре Tras». Единственный её минус – рассмотрены не все тайминги.
Для того чтобы начать изучение вопросов, посвящённых таймингам, следует узнать, как, собственно, работает оперативка. Ознакомиться с принципом я предлагаю в вышеупомянутой статье Enot. Выясним, что структура памяти напоминает таблицу, где сначала выбирают строку, а затем столбец; и что таблица эта разбита на банки, для памяти плотностью меньше 64Мбит (SDRAM) количеством 2 штуки, выше – 4 (стандартно). Спецификация память DDR2 SDRAM с чипами плотностью 1Гбит предусматривает уже 8 банков.
Также стоит упомянуть, что на открытие строки в используемом банке уходит больше времени, нежели в другом (т.к. используемую строку нужно сначала закрыть). Очевидно, что лучше новую строку открывать в новом банке (на этом основан принцип чередования строк).
Обычно на памяти (или в спецификации к ней) есть надпись вида 3-4-4-8 или 5-5-5-15. Это сокращённая запись (так называемая схема таймингов) основных таймингов памяти. Что все-таки такое тайминги? Очевидно, что ни одно устройство не может работать с бесконечной скоростью. Значит, на выполнение любой операции уходит какое-либо время.
Тайминги это задержка, устанавливающая время, необходимое на выполнение какой-либо команды, другими словами время от отправки команды до её выполнения. А каждая цифра обозначает, какое именно время необходимо.
Теперь разберём каждый по очереди. Схема таймингов содержит в себе задержки CL-Trcd-Trp-Tras соответственно.
Если вы внимательно читали статью, то узнали, что для работы с памятью необходимо для начала выбрать чип, с которым мы будем работать. Делается это командой CS# (Chip Select). Затем выбирается банк и строка. До работы с любой строкой необходимо её активировать. Делается это командой выбора строки RAS# (при выборе строки она активируется). Затем (при операции линейного чтения) нужно выбрать столбец командой CAS# (эта же команда инициирует чтение).
Затем считать данные и закрыть строку, совершив предварительный заряд (precharge) банка.
Тайминги расположены по порядку следования в простейшем запросе (для простоты понимания). Сначала идут тайминги, затем подтайминги.
Trcd, RAS to CAS delay – время, необходимое для активизации строки банка, или минимальное время между подачей сигнала на выбор строки (RAS#) и сигнала на выбор столбца (CAS#).
CL, Cas Latency – минимальное время между подачей команды на чтение (CAS) и началом передачи данных (задержка чтения).
Tras, Active to Precharge – минимальное время активности строки, другими словами минимальное время между активацией строки (её открытием) и подачей команды на предзаряд (начало закрытия строки). Строка не может быть закрыта раньше сих пор.
Trp, Row Precharge – время, необходимое для предварительного заряда банка (precharge). Иными словами, минимальное время закрытия строки, после этого можно активировать новую строку банка.
CR, Command Rate 1/2T – Время, необходимое для декодирования контроллером команд и адресов. Иначе, минимальное время между подачей двух команд. При значении 1T команда распознаётся 1 такт, при 2T – 2 такта, 3T – 3 такта (пока лишь на RD600).
Это всё основные тайминги. Остальные тайминги имеют меньшее влияние на производительность, а потому их называют подтаймингами.
Trc, Row Cycle Time, Activate to Activate/Refresh Time, Active to Active/Auto Refresh Time – минимальное время между активацией строк одного банка. Является комбинацией таймингов Tras+Trp – минимального времени активности строки и времени её закрытия (после этого можно открывать новую).
Trfc, Row Refresh Cycle Time, Auto Refresh Row Cycle Time, Refresh to Activate/Refresh Command Period, – минимальное время между командой на обновление строки и командой активизации, либо другой командой обновления.
Trrd, ACTIVE bank A to ACTIVE bank B command, RAS to RAS Delay, Row Active to Row Active – минимальное время между активацией строк разных банков. Архитектурно открывать строку в другом банке можно сразу за открытием строки в первом банке. Ограничение же чисто электрическое – на активацию уходит много энергии, а потому при частых активациях строк очень высока электрическая нагрузка на цепи. Чтобы её снизить, была введена данная задержка.
Используется для реализации функции чередования доступа к памяти (interleaving).
Tccd, CAS to CAS Delay – минимальное время между двумя командами CAS#.
Twr, Write Recovery, Write to Precharge – минимальное время между окончанием операции записи и подачей команды на предзаряд (Precharge) строки для одного банка.
Twtr, Trd_wr, Write To Read – минимальное время между окончанием записи и подачей команды на чтение (CAS#) в одном ранке.
RTW, Read To Write, (Same) Rank Read To Write – минимальное время между окончанием операции чтения и подачей команды на запись, в одном ранке.
Same Rank Write To Write Delayed – минимальное время между двумя командами на запись в одном ранке.
Different Rank Write to Write Delay – минимальное время между двумя командами на запись в разных ранках.
Twr_rd, Different Ranks Write To READ Delayed — минимальное время между окончанием записи и подачей команды на чтение (CAS#) в разных ранках.
Same Rank Read To Read Delayed – минимальная задержка между двумя командами на чтение в одном ранке.
Trd_rd, Different Ranks Read To Read Delayed — минимальная задержка между двумя командами на чтение в разных ранках.
Trtp, Read to Precharge – минимальный интервал между подачей команды на чтение до команды на предварительный заряд.
Precharge to Precharge – минимальное время между двумя командами предварительного заряда.
Tpall_rp, Precharge All to Active Delay – задержка между командой Precharge All и командой на активацию строки.
Same Rank PALL to REF Delayed – устанавливает минимальное время между командой Precharge All и Refresh в одном ранке.
Different Rank REF to REF Delayed – устанавливает минимальную задержку между двумя командами на обновление (refresh) в разных ранках.
Twcl, Write Latency – задержка между подачей команды на запись и сигналом DQS. Аналог CL, но для записи.
Tdal, цитата из JEDEC 79-2C, p.74: auto precharge write recovery + precharge time (Twr+Trp).
Как разгонять оперативную память на asus(гайд) на 1t, 1n, command rate(cr)1
Trcd_rd/Trcd_wr, Activate to Read/Write, RAS to CAS Read/Write Delay, RAW Address to Column Address for Read/Write – сочетание двух таймингов – Trcd (RAS to CAS) и rd/wr command delay. Именно последним и объясняется существование разных Trcd – для записи и чтения (Nf2) и установки BIOS – Fast Ras to Cas.
Tck, Clock Cycle Time – период одного такта. Именно он и определяет частоту памяти. Считается она следующим образом: 1000/Tck=X Mhz (реальная частота).
CS, Chip Select – время, необходимое на выполнения команды, подаваемой сигналом CS# для выбора нужного чипа памяти.
Tac, DQ output access time from CK – время от фронта такта до выдачи данных модулем.
Address and Command Setup Time Before Clock, время, на которое передача установок адресов команд будет предшествовать восходящему фронту такта.
Address and Command Hold Time After Clock, время, на которое будут “заперты” установки адреса и команд после нисходящего фронта такта.
Data Input Setup Time Before Clock, Data Input Hold Time After Clock, то же, что и вышеуказанные, но для данных.
Tck max, SDRAM Device Maximum Cycle Time – максимальный период цикла устройства.
Tdqsq max, DDR SDRAM Device DQS-DQ Skew for DQS and associated DQ signals – максимальный сдвиг между стробом DQS и связанными с ним сигналами данных.
Tqhs, DDR SDRAM Device Read Data Hold Skew Factor – максимальный сдвиг “запирания” считанных данных.
Tch, Tcl, CK high/low pulse width – длительность высокого/малого уровня тактовой частоты CK.
Thp, CK half pulse width – длительность полупериода тактовой частоты CK.
Max Async Latency – максимальное время асинхронной задержки. Параметр управляет длительностью асинхронной задержки, зависящей от времени, необходимого для передачи сигнала от контроллера памяти до самого дальнего модуля памяти и обратно. Опция существует в процессорах фирмы AMD (Athlon\Opteron).
DRAM Read Latch Delay – задержка, устанавливающая время, необходимое для “запирания” (однозначного распознавания) конкретного устройства. Актуально при повышении нагрузки (числа устройств) на контроллер памяти.
Trpre, Read preamble – время, в течение которого контроллер памяти откладывает активацию приёма данных перед чтением, во избежание повреждения данных.
Trpst, Twpre, Twpst, Write preamble, read postamble, write postamble – то же для записи и после приёма данных.
Read\write Queue Bypass – определяет число раз, которое самый ранний запрос в очереди может быть обойден контроллером памяти, до того как быть выполненным.
Bypass Max – определяет, сколько раз самая ранняя запись в DCQ может быть обойдена, до того как выбор арбитра будет аннулирован. При установке в 0 выбор арбитра всегда учитывается.
SDRAM MA Wait State, Read Wait State установка 0—2-тактного опережения адресной информации перед подачей сигнала CS#.
Turn-Around Insertion – задержка между циклами. Добавляет задержку в такт между двумя последовательными операциями чтения/записи.
DRAM R/W Leadoff Timing, rd/wr command delay – задержка перед выполнением команды чтения/записи. Обычно составляет 8/7 или 7/5 тактов соответственно. Время от подачи команды до активации банка.
Speculative Leadoff, SDRAM Speculative Read. Обычно в память поступает сначала адрес, затем команда на чтение. Поскольку на расшифровку адреса уходит относительно много времени, можно применить упреждающий старт, подав адрес и команду подряд, без задержки, что повысит эффективность использования шины и снизит простои.
Twtr Same Bank, Write to Read Turnaround Time for Same Bank – время между прекращением операции записи и подачей команды на чтение в одном банке.
Tfaw, Four Active Windows – минимальное время активности четырех окон (активных строк). Применяется в восьмибанковых устройствах.
Strobe Latency. Задержка при посылке строб-импульса (селекторного импульса).
Memory Refresh Rate. Частота обновления памяти.
Также хотелось бы упомянуть о самом главном вопросе – вопросе об источниках. Именно от его качества и зависит то, насколько точным будет материал. Утверждением всех стандартов оперативки занимается организация JEDEC, поэтому вопрос о компетентности снимается. Исключением являются последние материалы (Intel, Dron’t), обладающие рядом неточностей и опечаток, которые использовались как вспомогательные.
Использованные материалы:
1. DDR SDRAM «JEDEC SOLID STATE TECHNOLOGY ASSOCIATION JESD79E May 2005 Double Data Rate (DDR) SDRAM Specification (Revision of JESD79D)»
2. DDR2 SDRAM SPECIFICATION JEDEC SOLID STATE TECHNOLOGY ASSOCIATION JESD79-2C (Revision of JESD79-2B) MAY 2006
3. 4_01_02_04R13 Appendix D, Rev. 1.0 : SPD’s for DDR SDRAM
4. Intel® 965 Express Chipset Family Datasheet
Хотелось выразить благодарность Keper, по требованию которого и была написана статья.
Обсуждение статьи ведётся в теме конференции.
Появился каталог моих записей.
Разгон
Наконец мы подошли к самой главной части сегодняшнего обзора – разгону. Итак, сперва давайте проверим, какую частоту покорит память при своем номинальном напряжении 1.65v и номинальных таймингах 7-7-7-20:
На 7-7-7-20 память разогналась с номинальных 1333 до 1630 МГц и стабильно отработала свои 30 минут в тесте. Это очень положительный результат, учитывая, что напряжение на память установлено всего 1.65v. На 6-6-6-18 разгон дал стабильные 1403 МГц. И на 8-8-8-24 частота составила 1835 МГц.
реклама
Теперь увеличим напряжение на память до 1.8v. В данном случае была принята обязательная мера — напряжение Uncore было поднято до 1.35v. Смотрим на диаграмму:
Ну что сказать, просто великолепный результат! Хотя подобного и следовало ожидать, т.к. чипы Micron очень хорошо отзываются на рост напряжения и могут довольно сильно прибавлять в разгоне. Подумайте только – 1516 МГц с таймингами 6-6-6-18 и всего при 1.8v! Редко такое увидишь. На 7-7-7-20 стабильная частота составила 1750 МГц по сравнению со своей номинальной частотой в 1333 МГц. А вот на 8-8-8-24 результат получился очень странный: по сравнению со своими 1835 МГц, которые были получены при 1.65v – и при 1.8v разгон не принес совершенно никаких плодов.
Немного забегая вперед, скажу, что и на 1.9v результат был такой же – те же 1835 МГц. Все это казалось очень странно, и я был уверен, что проблема кроется не в памяти, а в чем либо другом. После небольшого анализа все-таки удалось найти причину, по которой происходила подобная ерунда. Виноват оказался процессор, и все упиралось в частоту UCLK, а точнее в какую-то одну из ее составляющих — L3 кэш или контроллер памяти.
Мне не удалось точно выяснить что именно, но подозрения пали на L3 кэш, т.к. увеличение напряжения на память совершенно не увеличивало разгон (это напряжение питает также и контроллер памяти в процессоре). А вот поднятие напряжения Uncore до 1.55v давало все таки небольшую прибавку в разгоне UCLK и как следствие самой памяти. Правда эта прибавка была небольшой, всего 10 МГц, а повышать Uncore свыше 1.55v было уже довольно рискованно. К тому же увеличение этого напряжения дополнительно нагревало процессор, и не слабо – примерно + 3-4 градусов по Цельсию.
Было решено остаться на напряжении Uncore равном 1.45v и не превышать данную величину. Ранее значения оно и было поднято с 1.35v, после того, как напряжение на память было увеличено до 1.9v. Очередной разгон:
Похожие статьи
-
Разглядим работу функции SDRAM Bank Interleave «на пальцах». При наличии 4 банков SDRAM микропроцессор имеет возможность поочередно работать с каждым из…